
4.9 动态随机存储器——存储元及其扩展

考纲定位：计算机组成原理 · 第 4 章 存储器（4.9）｜重要度 ★★★★★｜常见考法：选择题（1T1C 存储元、破坏性读、刷新、DRAM/SRAM 对比）

一句话核心：DRAM 用“1 个 MOS 管 + 1 个电容”存 1 位，电容漏电必须刷新，读出会破坏电荷必须恢复

一、单 MOS 管和单电容器的存储元


1.1 结构



提炼

- 一个 NMOS 管作开关，一个电容作存储节点
- 电容充电到高电平表示 1，放电到低电平表示 0
- 字线控制 MOS 管导通，位线负责读写


1.2 充电（电容满电表示 1）



提炼

- 字线有效，MOS 管导通，位线高电平给电容充电
- 字线撤销后，MOS 管截止，电容保持电荷
- 实际 MOS 管不能完全阻断，存在漏电流，电荷会缓慢泄漏

1.3 放电（电容无电表示 0）



提炼

- 字线有效，MOS 管导通，电容通过位线放电
- 字线撤销后，电容保持低电平
- 长时间不刷新，1 会逐渐变成 0，数据丢失


1.4 注意事项

数据恢复

上述电容C放电过程，可看作是对存储元的读操作，可以发现，读操作会导致原本存储的1读取后变成0。为避免读操作导致的数据丢失，数据1读出后应将数据1重新写入，称为数据恢复。

- DRAM 读操作是破坏性的：读出时电容电荷被位线分享，原状态被破坏
- 读完必须把数据重新写回电容，称为数据恢复

刷新




电容C上的电荷会逐渐泄露，数据1只能保存较短的时间。为避免数据丢失，必须定期采用*类似读操作*的方式对电容C补充电荷，称为刷新，这也是动态RAM（DRAM）得名的原因。

- 即使不读写，电容也会漏电，必须周期性刷新
- 刷新按行进行：读出整行数据，放大后再写回
- 刷新不需要 CPU 提供地址，由刷新计数器产生行地址

易错

- DRAM 读是破坏性读；SRAM 读是非破坏性读
- 刷新不是“重新写入新数据”，而是把原数据读出再写回
- 刷新以行为单位，不是以单元为单位


二、存储元的扩展



2.1 步骤

- 预充电：把每条列线拉到 $V_{cc}/2$，便于检测微小差分
- 访问控制：字线选中目标行，MOS 管导通
- 信号检测：电容与列线交换电荷，灵敏放大器检测电压变化
- 数据恢复：把读出的数据重新写回电容
- 数据输入/输出：把数据送到外部

2.2 注意事项



- 为了读取一行中某个存储元的信息，却破坏了这一行中所有存储元的信息。
- 因此，每次读操作过后，必须立即进行写操作。
- 灵敏读出/恢复放大器会根据锁存的值，将各条列线拉高到DRAM的工作电压V_{CC}，或拉低到GND，以恢复各存储元中电容的原本状态（即原本存储的信息）。

2.3 DRAM 的读写步骤



读步骤

1. 预充电
2. 行地址选通行
3. 列地址选通列
4. 灵敏放大器检测
5. 数据恢复
6. 输出数据

写步骤

1. 预充电
2. 行地址选通行
3. 列地址选通列
4. 写入数据并锁存
5. 恢复/保持电荷

三、DRAM 与 SRAM 的对比

DRAM与SRAM的对比

对比项目	动态随机存取存储器DRAM	静态随机存取存储器SRAM
构成存储元的元件	1个MOS管 和 1个电容	6个MOS管
读操作后需要“数据恢复”	需要（读操作会改变原本存储的信息）	不需要（读操作不改变原本存储的信息）
需要动态“刷新”	需要（电容的电荷会泄露） 下节课	不需要（功耗管和工作管负责保持存储状态）
送行/列地址	分两次送（地址线复用，减少地址线 下下节课	同时送
运行速度	较慢	快
集成度	高	低
发热量	小	大
存储成本	低	高
可保存性	易失性存储器（断电后信息丢失）	易失性存储器（断电后信息丢失）
常用应用	主存	cache

维度	SRAM	DRAM
存储元	双稳态触发器（约 6 管）	1 管 + 1 电容
刷新	不需要	需要周期性刷新
读操作	非破坏性	破坏性，需恢复
速度	快	较慢
集成度	低	高

维度	SRAM	DRAM
成本	高	低
功耗	较大	较小（动态功耗）
典型用途	Cache	主存

易错

- DRAM 的“动态”指需要刷新，不是“数据在流动”
- DRAM 集成度高、成本低，但速度和刷新开销不如 SRAM
- 主存用 DRAM，Cache 用 SRAM；不要反过来记

知识关联：SRAM 存储元（4.6 静态随机存储器SRAM——存储元）；DRAM 刷新（4.10 动态随机存储器——动态刷新）；DRAM 芯片（4.11 动态随机存储器——芯片实例及DRAM的发展）；主存（4.1 存储器概述）